Utilize este identificador para referenciar este registo:
https://hdl.handle.net/1822/91651
Título: | Development of a spectrum analyzer based on FPGA |
Autor(es): | Ferreira, André Tiago Pereira Almendra |
Orientador(es): | Lopes, Sérgio F. Monteiro, Sérgio |
Palavras-chave: | Conformidade eletromagnética Espetro FFT FPGA Heteródina Ruído Eletromagnetic compliance Spectrum Heterodyne Noise |
Data: | 20-Jun-2023 |
Resumo(s): | A electrónica no setor automóvel evoluiu imenso durante as duas últimas décadas. A evolução destes
sistemas obrigou ao desenvolvimento dos sistemas de comunicação dos veículos, a fim de manter tudo
sincronizado, e apesar de terem uma maior eficiência, consomem mais energia, o que significa que
as fontes de energia destes sistemas terão que ser mais sofisticadas devido ao número elevado de fre quências de funcionamento. Além disso, cada dispositivo eletrónico contém numerosas unidades de
processamento que operam em frequências diferentes, emparelhadas com várias interfaces de comuni cação. Devido a isto, houve a necessidade de criar regras de conformidade electromagnética (CEM), que
impõem testes extensivos para cada dispositivo electrónico, o que fez também aprimorar as regras de
conformidade electromagnetica a que estes dispositivos são sujeitos e torná-las cada vez mais restritivas.
Estas regras estão centradas tanto nos sinais emitidos pelo dispositivo como na sua capacidade de resistir
a interferências.
Para responder à necessidade de um equipamento mais especializado para a resolução de problemas
e testes de conformidade, foi utilizada uma Field Programmable Gate Array (FPGA) e um Analog to Digital
Converter (ADC) de baixo custo para desenvolver um dispositivo capaz de captar sinais e calcular o seu
espectro. Foi utilizada uma arquitectura heteródina para obter uma melhor resolução através da partição
do sinal adquirido a partir do ADC. Esta arquitetura é uma técnica de processamento digital de sinal
bastante utilizada actualmente, onde são utilizados um oscilador local, um misturador e um filtro passa baixo. Após segmentar o sinal, é calculado o espectro do segmento do sinal em causa através do algoritmo
Fast Fourier Transform (FFT) e a sua potência através do algoritmo Coordinate Rotation Digital Computer
(CORDIC).
Com esta arquitectura foi possível reduzir a utilização de recursos do sistema, no entanto, devido a
limitações na memória Block RAM (BRAM) da FPGA, não foi possível obter um baixo nível de ruído de
fundo. Apesar desta limitação, o dispositivo desenvolvido pode ser utilizado para identificar frequências
de funcionamento que causem problemas de não conformidade. Este instrumento é essencial para a
deteção de sinais na gama de testes de emissões conduzidas, particularmente na gama de Very High
Frequency (VHF), onde os sinais de baixa potência podem ser difíceis de distinguir do ruído. Electronics in the automotive sector have advanced drastically during the last two decades. The evolution of these systems has required the development of vehicle communication systems in order to keep everything synchronized, and although they are more efficient, they consume more energy, which means that the power sources for these systems will have to be more sophisticated due to the high number of operating frequencies. In addition, each electronic device contains numerous processing units operating at different frequencies, paired with various communication interfaces. Because of this, the Eletromagnetic Compliance (EMC) guiding standards have also evolved accordingly and imposed more restrictions on devices, expanded test bands and imposed newer test scenarios. These rules focus on both the signals emitted by the device and its ability to resist interference. To address the need for more specialized equipment for troubleshooting and compliance testing, a low cost Field Programmable Gate Array (FPGA) and Analog to Digital Converter (ADC) were used to develop a device capable of capturing signals and calculating their spectrum. An heterodyne architecture was employed to achieve better resolution by partitioning the acquired signal from the ADC. This architecture is a widely used digital signal processing technique today, where a local oscillator, a mixer and a low-pass filter are used. After partitioning the signal, the spectrum of the signal segment in question is calculated using the Fast Fourier Transform (FFT) algorithm and its power using the Coordinate Rotation Digital Computer (CORDIC) algorithm. With this architecture it was possible to reduce the resource usage of the system, however, due to limitations in the FPGA’s block RAM (BRAM), it was not possible to achieve a low noise-floor. Despite this limitation, the developed device is aimed at EMC troubleshooting and can be used to identify operating frequencies that cause non-compliance problems. This instrument is essential for signal detection in the range of conducted emissions, particularly in the Very High Frequency (VHF) range, where low power signals can be difficult to distinguish from noise. |
Tipo: | Dissertação de mestrado |
Descrição: | Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores Sistemas Embebidos e Computadores |
URI: | https://hdl.handle.net/1822/91651 |
Acesso: | Acesso aberto |
Aparece nas coleções: | BUM - Dissertações de Mestrado DEI - Dissertações de mestrado |
Ficheiros deste registo:
Ficheiro | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Andre Tiago Pereira Almendra Ferreira.pdf | Dissertação de mestrado | 5,21 MB | Adobe PDF | Ver/Abrir |